Svet čipov sa mení. TSMC pripravuje monštrá pre budúcu generáciu AI

Taiwanský gigant TSMC je na prahu ďalšieho veľkého míľnika v oblasti polovodičového priemyslu. Na nedávnom North American Technology Symposium spoločnosť oznámila plány na rozšírenie svojej technológie balenia čipov CoWoS (Chip-on-Wafer-on-Substrate), ktorá umožní výrobu multičipletových procesorov výrazne väčších, než sú tie súčasné.

Aktuálne riešenia CoWoS podporujú interpozéry s plochou až 2831 mm², čo je viac než trojnásobok veľkosti bežnej fotomasky obmedzenej technológiou EUV litografie. Táto technológia je už využívaná v produktoch ako AMD Instinct MI300X či Nvidia B200, ktoré kombinujú veľké výpočtové čipsety so zásobníkmi pamätí HBM s vysokou priepustnosťou. O téma informoval portál Techspot.

S narastajúcimi požiadavkami na výkon v oblasti AI a HPC aplikácií sa však dopyt po ešte väčších množstvách kremíka naďalej zvyšuje. TSMC preto pripravuje novú generáciu CoWoS-L, ktorá by mala byť dostupná už v budúcom roku. Táto technológia umožní výrobu interpozérov až do veľkosti 4719 mm² s rozmermi substrátu 100×100 mm, čo podporí až 12 zásobníkov HBM.

Trojnásobné zvýšenie výkonu a nové rozmery

Podľa projekcií TSMC by čipy vyrobené touto technológiou mohli priniesť viac ako trojnásobný nárast výpočtového výkonu v porovnaní s dnešnými najvýkonnejšími návrhmi. Cieľom je napríklad pripraviť pôdu pre budúce generácie GPU od Nvidie, ako je plánovaná séria Rubin.

Ešte ambicióznejšie plány zahŕňajú vývoj ešte väčšieho balenia s interpozérom veľkým 7885 mm², namontovaným na substráte s rozmermi 120×150 mm, čo je veľkosť porovnateľná s bežnou CD obálkou. Tento krok by mohol hostiť štyri 3D-stohované systémy na čipe, 12 HBM4 pamäťových zásobníkov a viacero IO čipov.

TSMC

Pre extrémne náročné aplikácie ponúka TSMC aj technológiu System-on-Wafer (SoW-X), ktorá umožňuje integráciu celých waferov do jedného čipu. Aj keď túto technológiu zatiaľ využívajú len špecializované firmy ako Cerebras či Tesla, očakáva sa širšie uplatnenie v budúcnosti.

Výzvy v napájaní a chladení obrovských čipov

S rastúcou veľkosťou čipov však prichádzajú aj technické výzvy. Dodávanie energie do týchto veľkých zostáv si vyžaduje inovácie, keďže takéto čipy môžu spotrebovať kilowatty energie. TSMC preto integruje pokročilé napájacie obvody priamo do substrátov CoWoS-L, využívajúc technológiu N16 FinFET.

Zníženie elektrického odporu, zlepšenie integrity napájania a stabilizácia napätí pomocou hlbokých kapacít umožňujú dynamickú zmenu napätí a rýchlu reakciu na meniace sa pracovné zaťaženia.

Rovnako dôležitým problémom je tepelné riadenie. Nové čipy generujú obrovské množstvá tepla, čo núti výrobcov hľadať riešenia ako priamy kvapalinový chladiaci systém či ponorné chladenie. TSMC už spolupracuje s partnermi na vývoji systémov na chladenie dátových centier ponornými technológiami, avšak ich integrácia priamo do balenia čipov ostáva výzvou.